



IMAGE PROCESSOR

Publication Number: 04-038582 (JP 4038582 A), February 07, 1992

Inventors:

OBARA MITSUHIKO

Applicants

• TOSHIBA CORP (A Japanese Company or Corporation), JP (Japan)

• SORD COMPUT CORP (A Japanese Company or Corporation), JP (Japan)

Application Number: 02-145321 (JP 90145321), June 05, 1990

International Class (IPC Edition 5):

- G06F-015/72
- G09G-005/00
- G09G-005/02
- G09G-005/36

JAPIO Class:

- 45.4 (INFORMATION PROCESSING--- Computer Applications)
- 44.9 (COMMUNICATION--- Other)

Abstract:

PURPOSE: To improve data processing efficiency by access-processing to plural bit planes simultaneously corresponding to image processing by a bit map system every single plane.

CONSTITUTION: A image controller (IC) 11 accesses respective planes 0 to 3 and starts a plane simultaneous process (PSP) 12. The respective planes 0 to 3 read dist data. A data processing parts (DP) 14a to 14d latch the dist data to a data latching part (DL) 17. A pseudo data generating part 15 transfers pseudo data to the IC 11. The IC 11 generates fixed plotting pattern data, executes raster operation with the pseudo data and outputs them to the PSP 12. The DPs 14a respective dist data, execute mask processing (making color), write the plotting pattern data in the planes 0 to 3 and display the color pattern of a straight line and so on. (From: *Patent Abstracts of Japan*, Section: P, Section No. 1355, Vol. 16, No. 211, Pg. 126, May 19, 1992)

JAPIC

© 2003 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 3673482

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-38582

Slnt. Cl. 5 G 06 F G 09 G 15/72 識別配号 庁内整理番号 3 1 0

❸公開 平成 4年(1992) 2月7日

8121-5G 8121-5G 8121-5G

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称 画像処理装置

> ②特 頤 平2-145321

20世 願 平2(1990)6月5日

@発 明 光 彦 小 原 千葉県千葉市真砂5丁目20番7号 ソード株式会社内

の出 願 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地 勿出 願 人 ソード株式会社 千葉県千葉市真砂5丁目20番7号

29代 理 人 弁理士 鈴江 武彦 外3名

1. 発明の名称

画像処理装置

2. 特許請求の範囲

表示画面の各画素を複数ピットプレーンで構成 したカラー表示情報を格納する画像メモリ手段と、 ホストコンピュータからのコマンドに基づいて、 単一プレーン毎にピットマップ方式による画像処 理を実行する画像コントローラ手段と、

前記画像メモリ手段の各ピットプレーンに対応 してラスタ演算等のデータ処理を実行する複数の データ処理手段を有し、前記画像コントローラ手 段による画像処理に応じて前記複数ピットプレー ンに対して同時にアクセス処理を実行するプレー ン同時処理手段とを具備したことを特徴とする画 像処理装置。

3. 発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本発明は、ピットマップ方式のカラーディス

プレイ装置に使用される画像処理装置に関する。 (従来の技術)

従来、ワークステーション等に使用されるビ ットマップ方式のカラーディスプレイ装置は、 LSI(大規模集積回路)からなるグラフィック ス・コントローラ及びカラーCRTモニタを有す る。グラフィックス・コントローラは、ホスト コンピュータ (CPU) からのコマンドに応じ て、直線、円等の描画処理やBITBLT(bit block transfer) 等の画像制御処理を実行する。

ピットマップ方式では、カラーCRTモニタの 表示画面の画素(ピクセル)単位に設定される画 像情報(カラー表示情報)を格納する画像メモリ が设けられている。この画像メモリはフレームバ ッファとも呼ばれており、1回案を例えば8ピッ トの複数ピットプレーンで構成する画像情報を格 納する。

ここで、グラフィックス・コントローラは、 LSIのピン数の制限等の理由により、単一プレ - ン単位に画像メモリの画像情報を処理している。 このため、1 画素に対して1 ビットプレーンの画像処理を行なうモノクロ表示処理の場合と比較して、1 画素に対して8 ビットプレーンの画像処理を行なうことで、8 倍の処理時間を要することになる。

(発明が解決しようとする課題)

従来、ビットマップ方式のカラーディスプレイ装置では、コントローラは複数ビットプレーンの画像情報を単一プレーン単位に処理するため、多大な処理時間が必要となる。このため、カラー数や解像度の増大化を図ると、画像処理速度が低下し、システムのデータ処理効率の低下を招くことになる。

本発明の目的は、ビットマップ方式のカラーディスプレイ装置において、複数ビットプレーンの画像情報を高速に処理して、結果的にシステムのデータ処理効率の向上を図ることができる画像処理装置を提供することにある。

を示すプロック 図である。本装置は、大別してホストコンピュータ (CPU) 10、グラフィックス・コントローラ (画像 コントローラ) 11、ブレーン 同時処理装置 12及び 画像メモリ (フレームバッファ) 13からなる。 CPU 10は例えばり、カクステーションの中央処理ユニットであり、カウー画像処理に関係する。画像コントローラ 11に出力する。画像コントローラ 11に改及び BITBLT等の画像制御処理を実行する。画像メモリ13は、例えば4ビットの複数ピットプレーン0~3から構成されるカラー画像情報を格納するメモリであり、画像コントローラ 11からおよモリであり、画像コントローラ 11からお

ブレーン同時処理装置12は、各ブレーン0~3に対応する複数のデータ処理部14a~14d、疑似データ発生部15及びコントロール部18を備えている。各データ処理部14a~14d はそれぞれ、データラッチ部17、マスク処理部18、ラスタ演算部19及びパレルシフタ20を有する。マスク処理部18、

[発明の構成]

(課題を解決するための手段と作用)

画像情報を同時に処理し、画像処理の高速化を実現することができる。

(実施例)

以下図面を参照して本発明の実施例を説明する。

第1図は同実施例に係わる画像処理装置の構成

ラスタ演算部19及びバレルシフタ20は、ビットマップ方式の画像処理に必要な高速の論理演算を行なうための構成要素である。疑似データ発生部15は、画像コントローラ11に対して疑似データ「FFFFH」または疑似データ「0000H」を出力する。データラッチ部17は各プレーン0~3の画像情報またはコントローラ11からのデータをラッチする回路である。コントロール部16は装置12の全体的制御を行なう回路である。

次に、同実施例の動作を説明する。

先ず、例えば直線等の描画処理を行なう場合の動作について説明する。画像コントローラ11は、第2図のステップ S 1 に示すように、画像メモリ13に所定のアドレスAを出力して各プレーン O ~3をアクセスし、コントロール信号を出力してブレーン同時処理装置12を起動させる。これにより、画像メモリ13の各プレーン O ~3 からディスト(destination)データがリードされる(ステップ S 2)。プレーン同時処理装置12では、各プレーン O ~3 に対応する各データ処理部14a ~14d

はそれぞれ、各プレーン 0 ~ 3 からデータバス D。 ~ D , を通じてリードされるディストデー タをデータラッチ部 17によりラッチする (ステップ S 3)。 疑似データ発生部 15は疑似データ 「O O O O H 」を出力し、データバス D 。を通 じて画像コントローラ 11に 転送する (ステップ S 4)。

画像コントローラ11は、所定の描画パターンデータ(例えば0100)を生成し、疑似データ発生部15から転送された疑似データとのラスタ演算を実行する(ステップS5)。画像コントローラ11はラスタ演算結果(例えば0100)を、データバスD。を通じてプレーン同時処理装置12に出力する。プレーン同時処理装置12では、各データ処理部14a~14dはそれぞれ、画像コントローラ11からのラスタ演算結果をデータラッチ部17におりラッチする(ステップS6)。各データ処理部14a~14dはそれぞれ、画像コントローラ11からのラスタ演算結果(描画パターンデータ)と各ディストデータとのラスタ演算を実行し、かつマス

し、バレルシフタ 20によりシフトする (ステップ S 2 1)。 疑似データ発生部 15は 疑似データ 「FFFFH」を出力し、データバスD。を通じて 画像コントローラ 11に 転送する (ステップ S 2 2)。

画像コントローラ11は、疑似データ発生部15からの疑似ソースデータをシフトし、画像メモリ13に所定のアドレスAを出力し、各プレーンの~3をアクセスする(ステップS23)。プレーン同時処理部14a~14d はそれぞれ、各プレーンの~3からデータバスD。~D,を通じてリードされるディストデータ(例えば文字列を囲むや)をデータラッチ部17によりラッチする(ステップS24)。さらに、データ処理部14a~14d はそれぞれ、ディストデータとラッチしたソースデータとのラスタ演算を影響を受けませ、アータとのラスタ演算を発展したソースデータにのラスタ演算を発展したソースデータにのラスタ演算を発展したソースデータにのラスタ演算を発展したソースで、アータとのラスタ演算を発展したソースで、アータとのラスタ演算を発展した、アータとのラスタ演算を出したソースで、アータとのラスタ演算を出したソースで、アータとのラスタ演算を出したソースで、アータとのラスタ演算を出したソースで、アータとのラスタ演算を出したソースで、アータとのラスタ演算を出して、アータに、アータに、一方に伝送する(ステップS26)。

ク処理(カラー化)を実行する(ステップS7)。各データ処理部14a~14d はそれぞれ、処理結果である描画パターンデータを画像メモリ13の各プレーン0~3にライトする(ステップS8)。これにより、画像メモリ13の各プレーン0~3にライトされた例えば直線等のカラーパターンがCRTディスプレイ装置の画面に表示されることになる。

次に、 B 1 T B L T の 画像 制御処理について説明する。 画像コントローラ11は、 第 3 図のステップ S 2 0 に示すように、 画像メモリ13に所定のアドレス A を出力して各プレーン 0 ~ 3 をアクセスし、コントロール信号を出力してプレーン同時処理 該 置 12を起動させる。 これにより、 画像メモリ13の各プレーン 0 ~ 3 からソースデーク (例えば 2では、 各プレーン 0 ~ 3 に対応する各データ 処理部14a ~ 14d はそれぞれ、各プレーン 0 ~ 3 からデータバス D。 ~ D , を過じてリードされるソースデータをデータラッチ部17によりラッチ

画像コントローラ11は、疑似ソースデータ 「FFFFH」と疑似ディストデータ 「0000日」とのラスタ確算を実行する(ステ ップS27)。 さらに、画像コントローラ11は ラスタ演算結果に対してマスク処理を実行し、 その処理結果であるマスクパターンデータを出 カする (ステップ 5 2 8)。 このマスクパター ンデータは、下位4ピットがマスクされると、 「FFFOH」となる疑似マスクパターンデータ である。プレーン同時処理装置12では、各データ 処理部148 ~14d はそれぞれ、疑似マスクパター ンデータをデータラッチ部17によりラッチし、マ スク処理部18でマスク処理(カラー化)を実行す る (ステップS29)。 画像コントローラ11は、 画像メモリ13に所定のアドレスAを出力し、各プ レーン0~3をアクセスする(ステップS30)。 各データ処理部14a ~14d はそれぞれ、マスク処 理結果を函像メモリ13の各プレーン0~3にライ トする (ステップS31)。 これにより、 画像メ モリ18の各プレーン0~3には、疑似マスクパタ

特開平4-38582 (4)

ーンデータが「1」のピットに対応する位置にラスタ演算結果(ディストデータとソースデータとのラスタ演算結果)が同時にライトされて、また疑似マスクパターンデータが「0」のピットに対応する位置にディストデータがそのまま同時にライトされる。

このようにして、ブレーン同時処理装置12の各プレーン0~3に対応する各データ処理部14a~14dにより、各プレーン0~3の配像情報を同時にアクセスして処理することができる。この場合、高像のデータにより、あたたりでを発生が15からの疑似データにより、あたたりである。 13に対することになる。 13に対するでは、高像とデータがは、アトレス発生装置として機能することになる。そして、ブリカルと変置として機能することになる。そして、対するで、対して、対するのデータ処理(画像処理)を実行することになる。

[発明の効果]


以上詳述したように本発明によれば、ビットマップ方式のカラーディスプレーンの画像情報を同時に処理できるため、複数ピットプレーンの画像情報を同時に処理を実現することができる。したがって、カラー数や解像度の増大化を図る場合でも、面像処理速度の低下を招くことなく、結果的にシステムのデータ処理効率の同上を図ることができるものである。

4. 図面の簡単な説明

第1 図は本発明の実施例に係わるシステムの機 成を示すブロック図、第2 図及び第3 図はそれぞれ同実施例の動作を説明するためのフローチャートである。

11… 画像コントローラ、12… ブレーン同時処理 装置、13… 画像メモリ、14a ~14d … ブレーン データ処理部、15… 疑似データ発生部。

出版人代理人 弁理士 给 江 武 彦



第 1 图

特閒平4-38582 (5)

